## **EUROPEAN PATENT OFFICE**

### Patent Abstracts of Japan

**PUBLICATION NUMBER** 

57160227

**PUBLICATION DATE** 

02-10-82

APPLICATION DATE

30-03-81

APPLICATION NUMBER

56045611

APPLICANT: FUJITSU LTD:

INVENTOR:


MURAYAMA YUKIO;

INT.CL.

H03L 7/18 H03J 7/06 // H04B 7/26

TITLE

FREQUENCY SYNTHESIZER



ABSTRACT:

PURPOSE: To shorten a channel transition time by storing a memory with the digital values of the best preset voltages for respective channels of the radio, etc., and applying them to a voltage=controlled oscillator afte D/A conversion.

CONSTITUTION: Digital values D<sub>1</sub>~D<sub>n</sub> as channel information on the radio, etc., are inputted to a P-ROM8 and a program counter 6 for 1/N frequency division. In the P-ROM8, those digital values D<sub>1</sub>~D<sub>n</sub> are stored by being converted into digital values D<sub>1</sub>'~D<sub>n</sub>' for generating the best preset voltage Vp. The digital values D<sub>1</sub>'~D<sub>n</sub>' are converted by a D/A converter 7 into the voltage Vp, which is applied to a voltage-controlled oscillator 5. The output of the oscillator 5 is frequency-divided by a counter 6 into values which correspond to the digital values D<sub>1</sub>~D<sub>n</sub>, and its outputs are compared with a reference signal from a reference oscillator 2 by a phase comparator 3; and the phase difference signal is passed through an LPF4 to obtain a voltage Vc, controlling the oscillator 5. Since the best preset voltage Vp is applied to the oscillator 5, a channel transition time is shortened regardless to whether a change in channel is large or not.

COPYRIGHT: (C)1982, JPO& Japio

THIS PAGE BLANK (USPTO)

### (B) 日本国特許庁 (JP)

① 特許出願公開

## 砂公開特許公報(A)

昭57—160227

51 Int (1) H 03 L . 1-H 03 J 7.10 #H 04 B

7.

基別記号

庁内整理番号 6964-5 J 7117-5K 6429-5K

砂公開 昭和57年(1982)10月2日

発明の数 1 審査請求 未請求

(全 5 頁)

60周波数。 --- 1 --

\$2 Bijon 45611

您出 ②発 明 名 村山寺男

创特

№ 83% 1981:3 月30日

富士通株式会社内 願 人 富士通株式会社

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青木朗 外3名

#### 1. 発明の名称

周放数シンセティア

### 2. 特許請求の最適

1. 基準発振器と、智数のプログラム増子に供 給されたチャネル僧観だよって分類比が決定され るプログラマブルカウンまと、前配基単発振器の 出力信号と節記プログラマアルカウンチの出力信 号との位相差を検出する位相比較額と、鉄位相比 教器の出力信号を平滑する低敏フィルタと、 飲低 域フィルタの出力電圧によって制御され且つ前配 プログラマブルカウンタに出力発歩個号を供給す る電圧制御発振器と、 助配チャネル情報としての アィジタル値をアナロダ電圧に変換して前配電圧 剣御発掘器にプリセット電圧として印加するD/A 変換器と、を具備する周仮数シンセサイザにかい て、前記プログラム第子と前記 D/A 変換器との間 に、前配チャネル情報としてのディジタル値をプ リセット電圧発生専用のディジタル値に変換する ためのプログラマアルリードオンリメモリを設け

たことを特徴とする周波数シンセサイザ。

#### 3. 発明の詳細な説明

本発明は位相ロックループ回路(以下、 PLL 回 路とする)を用いた周波数シンセサイザに関する。

一般に、 PLL 回路は、水晶発振子を有する基準 発掘器、位相比較器、低坡フィルタ(特にループ フィルタと言う)かよび電圧制御発扱器から構成 されている。位相比較器は基準発振器の出力信号 と質圧制御発振器の出力発振信号との位相差を検 出し、との位相差は低敏フィルタに平滑されて健 圧制御発振器の制御電圧となる。この結果、 PLL 回路は、電圧制御発振器の出力発振個号が恭陥発 振器の基準発振信号に位相的に一致するように励 作する。

上述のPLL回路において、包圧制御発振器と位 相比軟器との間に1/N分周器を接続すると、電 圧制御発振器の発振周波数∫。は基単発振器の基単 発掘周波数∫。のN倍となる。このような PLL 回路 は頬皮数シンセサイザと呼ばれ、電圧創御発振器 の発振周複数はラジオの局部発振周複数あるいは

### 特開昭57-160227 (2)

自動車電話の局部発振周波数として用いられる。 なお、この場合、1 / N 分周器の分周比は外部の プログラム端子から供給されるチャネル情報信号 によって決定されるので、この1 / N 分周器はプ ログラマアルカウンチと呼ばれる。

各チャネル情報としてのディジタル値をこのメモリによってプリセット電圧発生用ディジタル値に変換した後に、D/A変換してプリセット電圧とする構想にもとづき、すべてのチャネルに対して適正なプリセット電圧を得るようにし、従って、チャネル移行時間をチャネル変化の大小にほとんど関係なく短縮し得るようにし、前述の従来形における問題点を解決することにある。

以下、図面により本発明を従来例と比較して説明する。

第1図は従来の周波数シンセサイザのプロック回路図である。第1図において、水晶振動子1を含む基準発展器2、位相比較器3、低級フィルタ4、電圧制御発振器5かよびプログラマプルカウンタ6によってPLL回路が構成される。位相比較器3は基準発振器2の基準発振信号とプログラマアルカウンタ6の出力信号との位相差を検出し、ス大の信号を送出し、基準発振信号が遅れていれば最のパルス状の信号を送出する。この位相比較器

従来、他の方法として、チャネル変化に厄動して電圧制御発振器の制御電圧としてプリセット電圧を印加し、これにより、電圧制御発振器の発振 周波数を所譲のチャネルの発振 周波数に強制的に変化させて PLL 回路の同期時間を短縮し、従いて、チャネルの移行時間をチャネル変化の大小にほとんど関係なく短縮するものがある。この場合、チャネル情報としてのディジタル値を D/A 変換して得られたアナログ電圧を、電圧制御発振器のプリセット電圧としている。

しかしながら、上述の従来形においては、電圧制御発振器の電圧 - 周抜数(V-f)変換特性が実際には非面縁性(もちろん、直線性であることが好ましい)であるので、一部のチャネルに対して適正なプリセット電圧が得られず、従って、未だ、チャネル移行時間の短縮効果は不充分であるという間額点がある。

本発明の目的は、各チャネルに対して厳選なプ リセット電圧を発生するためのプリセット電圧発 生用ディジタル値を予めメモリに配慮し、従って、

3 の出力信号は低域フィルタ4 によって平滑されて電圧制御発振器 5 の制御電圧 Vc となる。電圧制御発振器 5 の出力信号はプログラマアルカウンタ6 によって N 分配されて周波数 fc は fo/N となる。

 $\int_{r} = \int_{0}^{\infty} N \, d\tau \, d\tau \, d\tau \, f_{0} = N f_{r}$ 

ただし、 fr:基準発振器 2 の基準発振周放数である。

すなわち、プログラマアルカウンタ6の分展比 Nを外部のプログラム端子Pi、Pi、…、Paに 供給されるチャネル情報としてのディジタル値 Di、Di、…、Daによって変化させることによっ て、電圧制御発振器5の出力発振周波数foは穏々 の値をとる。この場合、電圧制御発振器5におい て、創御健圧Veが大きくなれば、出力発振周波数 foも大きくなる。従って、チャネル情報としての ディジタル値が変化してチャネル切響えが行われると、次第に電圧制御発振器5の創御電圧Veが 変化して新チャネルに対応する値となって安定す

持開昭57-160227(3)

るが、これに要する時間は揺引時間と位相回期時間との和によって決定される。このうち、採引時間は低域フィルタ4の時定数によって決まる。このような飛引時間を小さくするために D/A 変換器 7 によって電圧制御発振器 5 に直接、プリセット電圧 Vp を目がしている。この場合、プリセット電圧 Vp が電圧制御発振器 5 の制御電圧 Ve の作用をする。

第2区(ハー栗2)以(口は本発明の原理を説明するためのチャネル人からチャネルBへの切替時のタイミング区である。評細には、第2図(ハはブリセット電圧 Vp を電圧制御発展器 5 に印加しない場合の制御電圧 Ve の変化を示し、第2図(B)は適正なブリセット電圧 Vp が電圧制御発振器 5 に印加された場合の制御電圧 Ve の変化を示し、第2図(C)は適正でないブリセット電圧 Vp が電圧制御発振器 5 に印加された場合の制御電圧 Ve の変化を示す。なか、1 にかよび1 。はチャネル切替端始時刻かよび終了時刻を示し、使って、チャネル移行時間は(11・11)である。

本発明においては、各チャネル対応の本来の制御電圧がプリセット電圧となるように、チャネル情報としてのディンタル値の変換テーブルを用意し、これにより、第2回にに示すような不適正なプリセット電圧の発生を回避し、たとえ電圧制御発振器5の入出力特性がいかなる非直線性であっても、適正なプリセット電圧を発生するようにしてある。

第3図は本発明の一契施例としての周波数シンセサイザのプロック回路図である。第3図において、第1図の内放安案と同一な要素については同一の参照番号を付してある。すなわち、第1図に対してプログラマブルリードオンリメモリ(以下、P-ROM とする)8を設けてある。これにより、チャネル情報としてのディジタル値 D1, D3, …. Dn は最適なプリセット包圧 Vp を発生するためのディジタル値 D1, D1, …, Dn に変換される。すなわち、ディジタル値 D1, D1, …, Dn は、電圧制脚発振器 5 の非面線性入出力特性を補低することができる。このディジタル値 D1, D1, …, D1, …, D1, …, D2, …, のディジタル値 D1, D1, …, D1, …, D2, …, D2, …, D2, …, D2, …, D3, …, D2, …, D3, …,

駬2図以に示すととく、プリセット電圧 Vp が印 加されたいと、制御電圧Veは低坡フィルタ4の時 定数に従って変化する。とれに要する揚引時間Ta は長く、さらに、とれに位相同期時間TLが加わり、 チャネル移行時間は(Ta+Tu)と長くなる。とれ に対し、第2図四に示すととく、適正なプリセッ ト電圧Vpが印加されると、低域フィルタもの動作 前に制御覧圧 Vc、との場合、プリセット電圧 Vp が 直接、チャオルBに対する創御電圧となるので、 構引時間はなくなり、位相同期時間Tu'のみとな って、チャオル移行時間は 51′と著しく小さくな る。しかしながら、毎1図においては、電圧制御 発振器 5 の制御電圧 Ve 対出力周波数 fo は必ずし も直轄性でなく、実際には程度の差とそあれ非直 確性である。従って、チャネルBに対応のディジ メル値 D₁, D₂, …, D₂を D∕A 変換して得られる プリセット電圧VpとチャネルBの本来の制御領圧 VcHB とは、第2図(C)に示すととく、異なることが ある。との場合には、勝引時間Tafを要し、従っ て、チャネル移行時間は(Tall+ Till)と長くなる。

…,Dm' は、プリセット電圧設定回路としてのD/A 変換器 7 がよび P-ROM 8 を第2 図の回路から切磨した状態で各対応のディッタル値 Di, Di, …, Dm の場合の制御電圧 Ve を求め、逆に、この制御電圧 Ve と同一の大きさのプリセット電圧 Vp を発生できるディッタル値 Di', Di', …, Dm'を求め、これらディッタル値 Di, Di, …, Dn 対ディッタル値 Di', Di', …, Dn の変換テーブルを作成すればよい。P-ROM 8 にはこの変換テーブルが審込まれている。

以上観明したように本発明によれば、電圧制御 電圧の非直接入出力特性の存在にかかわらず、適 正なプリセット電圧を発生することができ、従っ て、チャネル移行時間を短縮することができ、前 述の従来形にかける問題点の解決に役立つもので ある。

### 4. 図面の簡単な説明

用1図は従来の周波数シンセサイザのプロック 回點図、界2図W~第2図(C)は本発明の原想を説 明するためのタイミング図、第3図は本発明の一

### 特別昭57-160227(4)

実践例として心臓器数シンセサイザのブロック区 結びできる。

2: 4 申号 5 5、3: 位相比 収益、4; 低域フィルタ、5: 電車 駅製電服器、6; プログラマブルカウンタ、7: D/4 宣传器、8; P-ROM。


#### ● P 世 ■ 人

書: 由作式会社


#### 华色 助無代理人

きます 本 射 が 利 か 之 きまた 内 田 幸 男


第1図



# 特際昭57-160227(6)



第 3 図



DOCKET NO: P2001, D328
SERIAL NO:
APPLICANT: B. Balm ed al.
LERNER AND GREENBERG P.A.
P.O. BOX 2480
HOLLYWOOD, FLORIDA 33022
TEL. (954) 925-1100